空间感应，连接主机系统与受控设备之间的输入输出通道；供电系统。对于空间感应窜入系统的干扰，一般是采用良好的屏蔽和正确接地的方法加以抑制。供电系统干扰是最为突出的一种类型。抑制电源干扰应从配电系统的设计上考虑，要抑制从配电窜进的干扰，通常采用图8.15所示的配电方案。但这种配电方案对于干扰强烈的情况往往也会失去抑制作用。原因在于低通滤波器DL电感元件，当干扰脉冲的幅度很大时会发生磁饱和现象，如图8.16所示，图中低通滤波器DL的地与机壳不能共地。
为避免DL进入饱和状态，要在干扰进入DL之前加以衰减。在低通滤波器DL与交流稳压器之间设置一个电源低通滤波器(用几十米长的绞扭线捆在一起构成)，它对附着在低频市电上的干扰脉冲进行滤波，将干扰进行大幅度衰减，从而保证DL不至于饱和。
3.空间的辐射干扰及解决方法
工业生产环境下存在着严重的空间辐射干扰，抑制空间辐射干扰的一种行之有效的方法就是电磁屏蔽。电磁屏蔽是采用导电性能良好的金属材料做成屏蔽层，利用高频电磁场在屏蔽金属内产生涡流，由涡流产生的磁场抵消或减弱干扰磁场的影响，从而达到屏蔽的效果。一般所谓的屏蔽，多数是指电磁屏蔽。电磁屏蔽主要用来防止高频电磁场的影响，而对低频磁场干扰的屏蔽效果是非常小的。电磁屏蔽依靠涡流产生作用，因此必须用良导体如铜、铝等做屏蔽层。考虑到高频集肤效应，高频涡流仅流过屏蔽层的表面一层，因此，屏蔽层的厚度只需考虑机械强度就可以了。当必须在屏蔽层上开孔或开槽时，须注意孔和槽的位置与方向应不影响或尽量少影响涡流的途径，以免影响屏蔽效果。
4.印制电路板及电路的抗干扰设计
印制电路板是微机系统中器件、信号线、电源线的高密度集合体，印制电路板设计好坏，对抗干扰能力影响很大，故印制电路板设计绝不是单器件、线路的简单布局安排，还必须符合下列抗干扰的设计原则：
(1)为了减小器件相互间的电气干扰，应将器件按照其功率大小及抗干扰能力的强弱分类集中布置；
(2)对发热元件要考虑通风散热，必要时要安装散热器，多个发热元器件要分散布置，不能集中，对热敏感元件要远离发热元件或进行屏蔽；
(3)在电路布局上，要按照信号的顺序排列，尽可能使输入、输出相互远离，因输出信号一般较强，输入信号一般较弱，若两线相距较近，则输出信号会对输入信号产生较强的寄生耦合干扰；
(4)布线要避免出现大环形，尽量减小线路所包围的面积，以降低寄生耦合产生的电磁干扰；
(5)采用对导线屏蔽的方法来抑制寄生耦合，如图8.17所示；
(6)电源线、地线的走向应尽量与数据传递的方向一致，且应尽量加粗其宽度，这都有助于提高抗干扰能力；
(7)在印制板的各个关键部位配置去耦电容应视为印制电路板设计的一项常规做法：
电源输入端跨接10F~100F的电解电容，如有可能，接100F以上更好；
原则上每个集成电路芯片都应安置一个0.01F的陶瓷电容，如遇印制电路板空隙小装不下时，可每4~10个芯片安置一个1~10F的限噪声用电容器——钽电容器，这种器件的高频阻抗特别小，在500kHz~20MHz范围内阻抗小于1，而且漏电流很小(0.5A以下)；
对抗噪声能力弱、关断时电流变化大的器件和ROM、RAM存储器件，应在芯片的电源线(VCC)和地线(GND)间直接接入去耦电容；
电容引线不能太长，特别是高频旁路电容不能带引线。
5.其他干扰及解决方法
1)滤波
实际上，所有屏蔽体均有导线引入的孔隙，其干扰也就随着导线引入，即使最完善的屏蔽也不可能不与外界连接，所以，必须对所有引入屏蔽体的导线进行滤波处理。另一方面，滤波还使仪器的干扰不能通过导线引出，从而干扰另外的仪器设备。滤波器的任务是防止导线沿轴线的干扰扩散。但要做到这一点，就必须首先在频率范围内确定什么是有用信号、什么是干扰信号。例如，在一个50Hz的有用信号中，就必须把高于或低于该频率的成分滤掉。一个滤波器的构成取决于它选通的信号频率范围，因此，有各种各样的滤波器，其主要类型为低通滤波器、高通滤波器、带通滤波器、带阻滤波器。
2)光纤的使用
光导纤维能将电信号转换成光信号，使原来的电信号以光的形式进行传送，因光信号不受电磁信号干扰，故光导纤维有很强的抗电磁干扰能力。由于利用光导纤维传输信号，完全切断了信号发送端和信号接受端的电联系，也就阻隔了地环路，因而也消除了地电位差带来的干扰，从而保证了传输数据的可靠性。用光导纤维以光的形式传输信息与用电的形式传输信息的方法相比，光的形式具有通频带宽、抗电磁干扰能力强、传输损耗小，以及重量轻、体积小、抗腐蚀能力强、不必考虑接地点等优点。
光纤传输的原理是在发送端用数字信号控制发光源，将其变成光信号沿着光导纤维传输，在光导纤维的终端，再由光敏元件接收，又变成电信号。通常光源采用发光二极管，当远距离传输时，需采用激光器。光敏元件一般采用硅PIN管或雪崩二极管APD，光导纤维通常用硅橡胶聚乙烯和聚丙烯等一层层包起来，形状像电缆。光发射与光路接通及光接收比较复杂，现在许多厂家已提供了将光源、光纤、光敏元件联为整体的组合件，称之为光电耦合器。图8.18为光纤传输示意图。
8.3高速集成电路电磁兼容性
医疗仪器，特别是监护仪器关系到人的生命问题，整个仪器的稳定性、安全性非常重要。
作为数字化监护设备中的重要部分，嵌入式计算机主板的稳定性更是起着决定性的作用。本节通过对信号的传输与反射、阻抗匹配、信号串扰及信号传输的容性和感性耦合等高频线路中信号传输相关问题的研究和实验，解决了高频信号的反射、串扰、辐射等EMC问题，保证了嵌入式计算机主板长期稳定可靠的工作。
8.3.1高速电路设计中的问题
芯片技术的不断发展，带动了高速电路的飞速发展，电子设备朝着小型化、高密度的趋势发展。高速、高密度的数字电路设计成为电路设计的主要发展方向。随着逻辑电路中的时钟频率越来越高，信号的上升/下降时间越来越短，同时，板上器件密度和布线密度不断增加，印制板的电磁兼容问题越来越突出。现今，各种功能齐全的芯片的不断面世，给数字电路设计带来许多新的问题，而这些问题的解决直接决定了数字电路功能的实现和电子设备的质量。
印刷电路板是电子产品中电路元件和器件的支撑件，PCB中的电磁兼容性直接决定产品抗干扰能力的高低和产品开发是否成功。要使电子电路获得最佳的性能，在进行PCB设计时需要深入分析PCB设计的一般原则及研究电磁兼容性设计的一般方法。电子产品的电磁兼容性设计是一个系统工程，PCB的电磁兼容性设计则是整个系统的关键。
通常认为，如果数字逻辑电路的频率达到或者超过50MHz并且工作在这个频率之上的电路已经占到了整个电子系统一定的分量(比如说1/3)，就称为高频电路。
实际上，信号上升沿与下降沿的谐波频率比信号本身的频率高很多，它引发了信号传输的非预期结果。数字电路的时钟信号都是矩形脉冲，由于矩形脉冲的边沿比较陡峭，包含了大量的谐波分量，因此不能仅仅把数字电路的时钟频率等同于PCB布线中考虑的最高频率。信号的反射是与驱动器的输出特性、接收器的输入特性、传输线的特征阻抗、负载情况和连接的拓扑结构密切相关的，是一个复杂的过程。在实际的高频线路设计中，较突出的电磁干扰问题主要有以下几点。
(1)高频信号传输的反射问题。当源端与负载端阻抗不匹配时，会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负；反之，如果负载阻抗大于源阻抗，反射电压为正。
(2)高频信号之间的相互串扰问题。当信号在传输线上传输时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。对于两条信号线之间的耦合问题，主要是由信号线之间的互感和互容导致线上的噪声干扰。容性耦合引发耦合电流，感性耦合引发耦合电压。
(3)高频信号的电磁辐射问题。通常情况下，PCB板的工作频率太高，布线、布局不合理，没有采取有效的屏蔽措施而导致的信号辐射。
8.3.2波的传播与反射
因此传输线的工作状态由传输线的特性阻抗和负载决定，其中存在三种情况。
(1)行波状态。传输线上只有入射波，没有反射波的工作状态。当Z1=Z0时，终端阻抗等于传输线阻抗，ρ2=0，反射为0，称为终端匹配。
(2)驻波状态。当终端短路或开路时，终端阻抗为0或无穷大，|ρ2|=1，发生全反射。
(3)行驻波状态。当终端负载和传输线特性阻抗既不匹配，也不存在驻波时，传输线上的波形是行波和驻波的混合体。
时，初始电压Vi达到了负载Zi。此时产生幅值为ρ2Vi的反射分量，它和初始电压叠加在负载处产生总电压Viρ2Vi。波的反射分量ρ2Vi接着传回到源端，并在t=2TD时产生一个ρ1ρ2Vi。反射和逆反射将持续到线上，电压趋近稳态直流值。若终端不匹配，反射要经过一段长的时间才能稳定下来，并会对一些重要的时序产生影响。
多次反射会引起一系列的信号完整性问题，其中有过冲、下冲、振铃和环绕振荡。过冲是第一个峰值或谷值超过设定电压。对上升沿是最高电压，对下降沿则是最低电压。过分的过冲将引起保护二极管工作，导致其过早地失效。过分的下冲能够引起假地时钟或数据错误。振铃是反复出现过冲和下冲。环绕振荡是由线上过度的电感和电容引起。振铃属于欠阻尼状态，而环绕振荡属于过阻尼状态。当负载阻抗不等于特性阻抗时，它不能完全吸收到达的电磁能量，有一部分能量将从接收端反射回来，形成反射波。在传输线上的各点反射波和入射波产生合成波，这种合成波称为驻波。由于一般传输线很难达到匹配的状况，所以信号反射在高频信号的传输中是普遍存在的，如图8.20所示。
8.3.3消除阻抗反射的措施
从前面的推导可以看出，如果负载反射系数或源端反射系数二者任一为零，反射将被消除，所以传输线的端接通常采用两种策略来消除反射：①使负载阻抗与传输线阻抗匹配，即并行端接；②使源阻抗与传输线阻抗匹配，即串行端接。
1.并行端接
并行端接主要是在尽量靠近负载端的位置加上拉或下拉阻抗以实现终端的阻抗匹配，根据不同的应用环境，并行端接又可分为以下几种类型。
1)简单的并行端接
采用图8.21所示简单地在负载端加下拉电阻这种端接方式，需要驱动端能够提供输出高电平所需的驱动电流以保证通过端接电阻的高电平电压满足门限电压的要求，由于这种方式需要消耗很大的负载电流，一般很少采用。
2)戴维宁(Thenvnin)并行端接
采用上拉电阻R1和下拉电阻R2，通过R1和R2吸收反射，如图8.22所示。戴维宁等效阻抗可表示为RT=R1R2R1R2。这种方案要求RT等于传输线阻抗Z0以达到最佳匹配。此端接方案虽然降低了对源端器件驱动能力的要求，但是对R1和R2的选择有一定的要求，R1和R2的最大值由可接受的信号的最大上升时间决定，R1的最小值由驱动源的吸收电流数值决定。R2的选择应当满足当传输线断开时电路逻辑高电平的要求。由于在电源和地之间直接存在着直流电阻，因此直流功耗较大。
3)并行AV端接
并行AC端接使用电阻和电容网络(串联RC)作为端接阻抗，如图8.23所示。端接电阻R1要小于等于传输线阻抗Z0。并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。
2.串联终端匹配
串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射，如图8.24所示。
相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。